高頻PCB設(shè)計過程中的電源噪聲的分析及對策

    在高頻PCB板中，較重要的一類干擾便是電源噪聲。筆者通過對高頻PCB板上出現(xiàn)的電源噪聲特性和產(chǎn)生原因進行系統(tǒng)分析，并結(jié)合工程應(yīng)用，提出了一些非常有效而又簡便的解決辦法。

電源噪聲的分析

　　電源噪聲是指由電源自身產(chǎn)生或受擾感應(yīng)的噪聲。其干擾表現(xiàn)在以下幾個方面：

　　1）電源本身所固有的阻抗所導致的分布噪聲。高頻電路中，電源噪聲對高頻信號影響較大。因此，首先需要有低噪聲的電源。干凈的地和干凈的電源是同樣重要的。電源特性如圖1所示。

    從圖1可以看出，理想情況下的電源是沒有阻抗的，因此其不存在噪聲。但是，實際情況下的電源是具有一定阻抗的，并且阻抗是分布在整個電源上的，因此，噪聲也會疊加在電源上。所以應(yīng)該盡可能減小電源的阻抗，最好有專門的電源層和接地層。在高頻電路設(shè)計中，電源以層的形式設(shè)計一般比以總線的形式設(shè)計要好，這樣回路總可以沿著阻抗最小的路徑走。此外，電源板還得為PCB上所有產(chǎn)生和接受的信號提供一個信號回路，這樣可以最小化信號回路，從而減小噪聲。

    2）共模場干擾。指的是電源與接地之間的噪聲，它是因為某個電源由被干擾電路形成的環(huán)路和公共參考面上引起的共模電壓而造成的干擾，其值要視電場和磁場的相對的強弱來定。如圖2。

　　
    在該通道上，Ic的下降會在串聯(lián)的電流回路中引起共模電壓，影響接收部分。如果磁場占主要地位，在串聯(lián)地回路中產(chǎn)生的共模電壓的值是：

   
       
    式（1）中的ΔB為磁感應(yīng)強度的變化量，Wb/m2；S為面積，m2。

    如果是電磁場，已知它的電場值時，其感應(yīng)電壓為：

    式（2）一般適用于L=150/F以下，F(xiàn)為電磁波頻率MHz。

   如果超過這個限制的話，最大感應(yīng)電壓的計算可簡化為：

    
       
    3）差模場干擾。指電源與輸入輸出電源線間的干擾。在實際PCB設(shè)計中，筆者發(fā)現(xiàn)其在電源噪聲中所占的比重很小，因此這里可以不作討論。

　　4）線間干擾。指電源線間的干擾。在兩個不同的并聯(lián)電路之間存在著互電容C和互感M1-2時，如果干擾源電路中有電壓VC和電流IC，則被干擾電路中將出現(xiàn)：

　　a. 通過容性阻抗耦合的電壓為

     式（4）中RV是被干擾電路近端電阻和遠端電阻的并聯(lián)值。

　　b. 通過感性耦合的串聯(lián)電阻

    如果干擾源中有共模噪聲，則線間干擾一般表現(xiàn)為共模和差模兩種形式。

　　5）電源線耦合。是指交流或直流電源線受到電磁干擾后，電源線又將這些干擾傳輸?shù)狡渌�設(shè)備的現(xiàn)象。這是電源噪聲間接地對高頻電路的干擾。需要說明的是：電源的噪聲并不一定是其本身產(chǎn)生的，也可能是外界干擾感應(yīng)的噪聲，再將此噪聲與本身產(chǎn)生的噪聲疊加起來（輻射或傳導）去干擾其他的電路或者器件。

　　消除電源噪聲干擾的對策

　　針對以上所分析的電源噪聲干擾的不同表現(xiàn)形式及其成因，可以針對性地破壞其發(fā)生的條件，就能有效抑制電源噪聲的干擾。解決的方法有：

    1）注意板上通孔。通孔使得電源層上需要刻蝕開口以留出空間給通孔通過。而如果電源層開口過大，勢必影響信號回路，信號被迫繞行，回路面積增大，噪聲加大，同時如果一些信號線都集中在開口附近，共用這一段回路，公共阻抗將引發(fā)串擾。參看圖3。

    2）連接線需要足夠多的地線。每一信號需要有自己的專有的信號回路，而且信號和回路的環(huán)路面積盡可能小，也就是說信號與回路要并行。

    3）放置電源噪聲濾波器。它能有效抑制電源內(nèi)部的噪聲，提高系統(tǒng)的抗干擾性和安全性。并且它是雙向射頻濾波器，既能濾掉從電源線上引入的噪聲干擾（防止其他設(shè)備的干擾），又能濾掉自身所產(chǎn)生的噪聲（避免干擾其他設(shè)備），對串模共模干擾均起抑制作用。

　　4）電源隔離變壓器。將電源環(huán)路或信號電纜的共模地環(huán)路分開，它能對高頻中所產(chǎn)生的共模環(huán)路電流進行有效隔離。

　　5）電源穩(wěn)壓器。重獲一個更干凈的電源，能很大程度地降低電源噪聲大小。

　　6）布線。電源的輸入輸出線應(yīng)避免布在介質(zhì)板的邊緣，否則容易產(chǎn)生輻射，干擾其他電路或設(shè)備。

　　7）模擬與數(shù)字電源要分開。高頻器件一般對數(shù)字噪音非常敏感，所以兩者要分開，在電源的入口處接在一起。若信號要跨越模擬和數(shù)字兩部分的話，可以在信號跨越處放置一條回路以減小環(huán)路面積。如圖4。

    8）避免分開的電源在不同層間重疊。盡量將其錯開，否則電源噪聲很容易通過寄生電容耦合過去。

　　9）隔離敏感元件。有些元件如鎖相環(huán)（PLL）對電源噪聲非常敏感，應(yīng)讓它們離電源盡可能的遠。

　　10）放置電源線。為了減小信號回路，可通過放置電源線在信號線邊上來實現(xiàn)減小噪聲，如圖5。

    11）為了防止電源噪聲對電路板的干擾以及外界對電源的干擾而導致的累加噪聲，可以在干擾路徑上（輻射除外）并連一個旁路電容接地，這樣能將噪聲旁路到地以避免干擾其他設(shè)備和器件。

　　結(jié)論

　　電源噪聲是直接或者間接的從電源中產(chǎn)生出來的，并且對電路進行干擾，在抑制它對電路的影響的時候，應(yīng)該遵循一個總的原則，那就是：一方面，要盡可能阻止電源噪聲對電路的影響，另一方面，也要盡可能減小外界或者電路對電源的影響，以免惡化電源的噪聲。