Cadence通過(guò)面向TSMC先進(jìn)工藝的PCIe 5.0 PHY和控制器 IP 規(guī)范合規(guī)性認(rèn)證

　　中國(guó)上海，2022年6月23日——楷登電子（美國(guó)Cadence公司，NASDAQ：CDNS）今日宣布，其面向TSMC N7、N6和N5工藝技術(shù)PCI Express®（PCIe®）5.0規(guī)范的PHY和控制器IP在4月舉行的業(yè)界首次PCIe 5.0規(guī)范合規(guī)認(rèn)證活動(dòng)中通過(guò)了PCI-SIG®的認(rèn)證測(cè)試。Cadence®解決方案經(jīng)過(guò)充分測(cè)試，符合PCIe 5.0技術(shù)的32GT/s全速要求。該合規(guī)計(jì)劃為設(shè)計(jì)者提供測(cè)試程序，用以評(píng)估系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)的PCIe 5.0接口是否會(huì)按預(yù)期運(yùn)行。

　　面向PCIe 5.0技術(shù)的Cadence IP包括PHY、配套控制器和驗(yàn)證IP（VIP），主要用于高帶寬超大規(guī)模計(jì)算、網(wǎng)絡(luò)和存儲(chǔ)應(yīng)用的系統(tǒng)級(jí)芯片設(shè)計(jì)。利用Cadence針對(duì)PCIe 5.0架構(gòu)的PHY和控制器子系統(tǒng)，客戶(hù)可以設(shè)計(jì)出功耗極低的系統(tǒng)級(jí)芯片，并加快產(chǎn)品上市速度。

　　“我們很高興看到Cadence面向TSMC先進(jìn)工藝的全系列IP產(chǎn)品實(shí)現(xiàn)PCIe 5.0協(xié)議合規(guī)性。”TSMC設(shè)計(jì)基礎(chǔ)設(shè)施管理部副總裁Suk Lee表示，“我們與Cadence的持續(xù)密切合作將幫助雙方客戶(hù)滿(mǎn)足嚴(yán)格的功耗和性能要求，并借助基于TSMC先進(jìn)技術(shù)帶來(lái)的領(lǐng)先設(shè)計(jì)解決方案來(lái)加速芯片創(chuàng)新。”

　　“憑借經(jīng)過(guò)客戶(hù)驗(yàn)證的最低功耗，符合PCIe 5.0規(guī)范的Cadence PHY和控制器IP使客戶(hù)能夠開(kāi)發(fā)出極其節(jié)能的系統(tǒng)級(jí)芯片。”Cadence公司全球副總裁兼IP部總經(jīng)理Sanjive Agarwala表示，“通過(guò)我們的多通道片上子系統(tǒng)解決方案，我們的客戶(hù)可以看到在與其目標(biāo)應(yīng)用相匹配的外形尺寸中實(shí)現(xiàn)了IP合規(guī)性。”

　　“面向PCIe 5.0規(guī)范的Cadence PHY和控制器測(cè)試芯片在Xgig訓(xùn)練器和分析儀平臺(tái)上進(jìn)行的合規(guī)性測(cè)試中表現(xiàn)出色，與之前進(jìn)行的測(cè)試結(jié)果一致。”VIAVI Solutions實(shí)驗(yàn)室和產(chǎn)品業(yè)務(wù)部高級(jí)副總裁兼總經(jīng)理Tom Fawcett表示，“Cadence在高帶寬超大規(guī)模SoC IP方面處于領(lǐng)先地位，他們?cè)赑CI-SIG合規(guī)活動(dòng)中的成功記錄表明他們對(duì)其解決方案和整個(gè)技術(shù)的持續(xù)信心。”

　　“英特爾致力于通過(guò)開(kāi)放的PCI Express標(biāo)準(zhǔn)進(jìn)行全行業(yè)創(chuàng)新和嚴(yán)格的兼容性測(cè)試。”英特爾公司技術(shù)計(jì)劃總監(jiān)Jim Pappas表示，“Cadence最新的PHY和控制器IP展示了他們對(duì)PCIe 5.0性能和與我們第12代英特爾酷睿和第4代英特爾至強(qiáng)可擴(kuò)展平臺(tái)互操作性的承諾。”

　　“作為PCI-SIG的長(zhǎng)期成員，Cadence為PCIe技術(shù)的發(fā)展作出了很大的貢獻(xiàn)。”P(pán)CI-SIG主席Al Yanes表示，“Cadence積極參與該合規(guī)計(jì)劃，幫助推動(dòng)PCIe架構(gòu)的不斷普及。”

　　面向PCIe 5.0架構(gòu)的Cadence IP支持Cadence的智能系統(tǒng)設(shè)計(jì)（Intelligent System Design™）策略，助力實(shí)現(xiàn)卓越的先進(jìn)節(jié)點(diǎn)系統(tǒng)級(jí)芯片設(shè)計(jì)。面向TSMC N7、N6和N5工藝技術(shù)的PCIe 5.0設(shè)計(jì)套件現(xiàn)已可供授權(quán)和交付。面向TSMC先進(jìn)工藝的Cadence全系列設(shè)計(jì)IP解決方案還包括112G、56G、裸片到裸片（D2D）以及先進(jìn)存儲(chǔ)器IP解決方案。