您的位置：電源在線首頁>>技術文摘>>綜述>>自適應導通時間降壓電路的虛擬ESR環路設計正文

自適應導通時間降壓電路的虛擬ESR環路設計

摘要：由于陶瓷電容極小的ESR的原因，自適應導通時間降壓電路在輸出全陶瓷電容的情況下，輸出電壓無法提供足夠的同電感電流相位的紋波電壓做反饋使用，只能靠虛擬ESR電路提供足夠的紋波來做反饋使用，并保證電路的正確工作。本文介紹了一種虛擬ESR電路的設計方式。
敘詞：自適應導通時間 陶瓷電容 虛擬ESR電路 Abstract： Output voltage cant provide enough ripple voltage that in phase with inductor current to stable the circuit in the all ceramic output capacitor application of adaptive on time buck circuit due to the very small ESR of ceramic capacitors . Virtual ESR circuit provides a solution to this application that can generate enough in phase ripple to stable the AOT buck circuit . This article provides a virtual ESR circuit design method .Keywords: Adaptive on time, Ceramic capacitors , Virtual ESR circuit .

我要發表評論：

驗證碼：

用戶名：  密碼：  

敬請注意：
·尊重網上道德，遵守中華人民共和國各項有關法律、法規
·遵守《全國人大常委會關于維護互聯網安全的決定》及《互聯網電子公告服務管理規定》
·承擔一切因您的行為而直接或間接導致的民事或刑事法律責任
·電源世界網網站管理人員有權保留或刪除留言中的任意內容
·您在本網站相關欄目發表的評論信息，本網站有權在網站內轉載或引用
·不要重復發布評論信息，評論內容不能超過200個字符
·參與本評論即表明您已經閱讀并接受上述條款