您的位置：電源在線首頁>>技術文摘>>技術研究>>CMOS集成電路潛在缺陷的最小電壓檢測正文

CMOS集成電路潛在缺陷的最小電壓檢測

摘要：　　有潛在缺陷的芯片有可能通過生產測試，但是在實際應用中卻會引起早期失效的問題，進而引起質量問題。為了避免這個問題，就需要在產品賣給客戶之前檢測出這種有問題的芯片。一般的檢測技術包括Burn—in、IDDQ測試、高壓測試和低壓測試等。Burn—in是一種有效的也是目前應用最廣泛的測試技術，但是Burn—in的硬件設備相當昂貴，而且測試時間也比較長，從而間接地增加了產品的成本。IDDQ測試對于大規模集成電路，特別是亞微米電路效果不理想，主要是由于隨著電路規模的增加和尺寸的減少，暗電流也會增加。高壓檢測對電路中的異物連接，如金屬短路，也沒有很好的效果，甚至有時會掩蓋此類缺陷。在遠低于正常運行電壓的環境下，正常芯片和有缺陷的芯片有著不同的電性表現，因此可以根據正常芯片的數據設置最小電壓，根據此數值來判斷芯片是否合格。

我要發表評論：

驗證碼：

用戶名：  密碼：  

敬請注意：
·尊重網上道德，遵守中華人民共和國各項有關法律、法規
·遵守《全國人大常委會關于維護互聯網安全的決定》及《互聯網電子公告服務管理規定》
·承擔一切因您的行為而直接或間接導致的民事或刑事法律責任
·電源世界網網站管理人員有權保留或刪除留言中的任意內容
·您在本網站相關欄目發表的評論信息，本網站有權在網站內轉載或引用
·不要重復發布評論信息，評論內容不能超過200個字符
·參與本評論即表明您已經閱讀并接受上述條款