您的位置：電源在線首頁>>行業資訊>>行業要聞>>國半新型LVDS芯片提升互連線路的驅動速度及傳送距離正文

國半新型LVDS芯片提升互連線路的驅動速度及傳送距離

　　美國國家半導體公司(National Semiconductor Corporation，簡稱國半)日前宣布推出三款高速接口產品——SCAN921821、SCAN90CP02和DS90LV110AT。此舉進一步擴展了國半的先進低電壓差分信號傳輸(LVDS)芯片系列。國半此次推出的SCAN921821芯片是一款15至66MHz的雙串行器，設有預增強及IEEE1149.1的JTAG測試功能。這款芯片內含的兩個串行器可各自傳送凈載荷高達1.188Gbps的數據，使總傳輸量可高達2.376Gbps。電纜及底板的損耗會產生符號間的干擾(ISI)，導致確定性抖動的出現，影響線路的互連效果。SCAN921821芯片設有6dB的可編程預增強功能，可以減少符號間干擾所引致的抖動，從而大幅提高互連線路的驅動速度及傳送距離。

　　SCAN921821芯片也設有IEEE 1149.1 JTAG及at-speed BIST自我測試等測試功能，可以減低電路板測試及測試開發方面的成本，而這款芯片的LVDS管腳更設有帶電插接保護及高達12kV的靜電釋放保護功能。

　　SCAN90CP02芯片是一款設有可編程預增強功能的2×2 LVDS非塊式交叉點開關，操作速度高達1.5Gbps。由于這款芯片設有預增強、優質信號保證以及6.5kV的靜電釋放保護功能，因此最適用于現場可編程門陣列(FPGA)及專用集成電路(ASIC)等芯片。可編程的預增強功能有助加強FPGA及ASIC的LVDS信號，以免有關信號在高損耗的底板及電纜之中被減弱。由于SCAN90CP02芯片采用2×2非塊式的結構，因此也適用于需要提供冗余的系統及其他開關應用。SCAN90CP02芯片的輸入設計可與低電壓差分信號傳輸(LVDS)、低電壓正射極耦合邏輯(LVPECL)、共模邏輯(CML)及正射極耦合邏輯(PECL)等信號傳輸方式電子兼容。

　　而DS90LV110 LVDS 1:10中繼器可以同時制造10個相同的時鐘或數據信號。這款芯片不再利用FPGA/ASIC等昂貴LVDS芯片的內部資源及管腳復制信號，而改用更具成本效益的復制方法，即同時制造10個相同但優質的信號。此外，若輸入信號被縮短或已遺漏，DS90LV110A芯片的輸入信號故障防護功能可將這10個輸出信號加強，直至達到已知的高態情況為止。DS90LV110芯片的輸入設計也可與LVDS、LVPECL、CML及PECL等信號傳輸方式電子兼容。

   免責聲明：本文僅代表作者個人觀點，與電源在線網無關。其原創性以及文中陳述文字和內容未經本站證實，對本文以及其中全部或者部分內容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關內容。

關于該條新聞資訊信息已有0條留言，我有如下留言：

請您注意：
·遵守中華人民共和國的各項有關法律法規
·承擔一切因您的行為而導致的法律責任
·本網留言板管理人員有權刪除其管轄的留言內容
·您在本網的留言內容，本網有權在網站內轉載或引用
·參與本留言即表明您已經閱讀并接受上述條款

驗證碼：

用戶名： 密碼： 匿名留言   免費注冊會員