您的位置：電源在線首頁>>行業資訊>>解決方案>>晶體管正文

晶體管

作為集成電路的基本電子組件，晶體管的大小 40 多年來一直在縮減。在我們的90-nm CMOS 工藝中，我們面臨著嚴峻挑戰，需要制造門長度不足 40 nm的晶體管。要求我們實現最高級的光刻與蝕刻控制，以保證整個晶圓上數十億之多的晶體管的特性保持一致。半導體行業中一批最佳的研發精英正在 TI 為此而努力工作。我們還將成功解決 65nm 工藝產生的新難題，正像我們已經解決了許多前代高性能工藝的縮放問題一樣。除了工藝控制之外，新的材料也有助于推動先進的晶體管技術。與 1nm 或較低柵極氧化層 (gate oxide) 相當的情況下，我們需要新型高 K 電介質來代替傳統的硅氧化層。基于鉿的材料可實現柵極介質必需的熱穩定性及可加工性，能夠幫助我們制造新一代晶體管。深亞微米晶體管的電氣特性帶來了新的設計挑戰，不僅對工藝研發如此，對系統級而言也是如此。為了實現低于 1 伏特的必需性能，我們必須解決薄連接與接合元件漏極 (race-source drain) 造成的問題。這些問題要求非常嚴格的工藝控制。小型晶體管靜態電流越高，要求的系統專業技術也就越高。TI 開發的技術將 OMAP 無線架構產品與底層工藝緊密耦合，實現了最大的功率效率與最佳技術優化。我們的許多研發力量目前都集中在實施 90nm 節點技術上，但我們仍投入資源研究 65nm 節點乃至更先進技術節點的晶體管設計。目前看來，未來系列晶體管的物理特性似乎令人產生畏難情緒，但 TI 一直以來都是解決上幾代工藝技術物理挑戰的領先者之一，因而我們還將繼續在推進未來 IC 技術發展方面發揮重要作用。例如，TI 與位于洛桑的瑞士聯邦科技學院 (Swiss Federal Institute of Technology) 合作，介紹了一種使用單電子晶體管 (SET) 執行邏輯功能，并大幅降低未來半導體器件尺寸及功耗的一種可能的方法。SET 與標準 CMOS 晶體管相結合可能提供足夠的增益與電流驅動，從而與單用 CMOS 相比最終能在更小的尺寸上執行邏輯功能。SET 可使用單電子代表邏輯狀態，因此有可能在計算應用領域將業界引領向電子的理論極限。

   免責聲明：本文僅代表作者個人觀點，與電源在線網無關。其原創性以及文中陳述文字和內容未經本站證實，對本文以及其中全部或者部分內容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關內容。

關于該條新聞資訊信息已有0條留言，我有如下留言：

請您注意：
·遵守中華人民共和國的各項有關法律法規
·承擔一切因您的行為而導致的法律責任
·本網留言板管理人員有權刪除其管轄的留言內容
·您在本網的留言內容，本網有權在網站內轉載或引用
·參與本留言即表明您已經閱讀并接受上述條款

驗證碼：

用戶名： 密碼： 匿名留言   免費注冊會員