您的位置：電源在線首頁>>行業資訊>>行業要聞>>我國數字頻率合成芯片獲突破進展正文

我國數字頻率合成芯片獲突破進展

　　近日，中國科學院半導體研究所科研人員在新型高速直接數字頻率合成(DDS)芯片研制中取得突破性進展，采用0.35微米常規互補金屬氧化物半導體電路(CMOS)工藝，研制出合成時鐘頻率達2千兆赫茲的新一代不需要只讀存儲器的低功耗直接數字頻率合成(ROM-LESS DDS)高速芯片。目前，這種CMOS DDS結構方式的芯片速度指標處于國際同類芯片領先地位，此前國際上報道的類似芯片的合成時鐘頻率僅為1.2千兆赫茲。
　　
　　據此項成果所撰寫的學術論文被國際電氣電子工程師學會(IEEE)電路與系統的頂級學術會議IEEE ISCAS2005錄用，并被邀請在分會作報告。同時，半導體所科研人員還提出并流片驗證了一種新型融入Σ/Δ技術的DDS芯片，據該項工作撰寫的學術論文成為中國大陸首篇被“國際電氣電子工程師學會超大規模集成電路(VLSI)2005年會”錄用的論文。
　　
　　據了解，中科院半導體研究所半導體神經網絡及模糊邏輯高速電路實驗室的科研人員，基于長期積累的電路超高速工作芯片設計及高速數字模擬轉換器芯片設計兩項技術，并結合專為DDS開發的算法，在目前性價比較高的0.35微米CMOS工藝平臺上，采用電流型邏輯電路結構及流水線的系統結構方式實現了2千兆赫茲的時鐘合成，試驗流片后的芯片測試證實了設計的正確性。值得一提的是，這種方式的實現，意味著該實驗室目前已具備了在0.35微米CMOS工藝上設計2千兆赫茲的高速數字模擬轉換器的能力，也意味著若采用尺寸更小的更為先進的制作工藝來設計制作DDS芯片，合成頻率將會更高。
　　
　　據介紹，常規DDS方法的優點是合成頻率精確、合成速度快，缺點是由于合成中采用不同的脈幅信號拼接而成，因此合成信號存在截斷噪聲，影響信號的分辨率。
　　
　　該所科研人員利用實驗室研發的數字模擬轉換器集成電路(DAC IP)硬核，提出結合Σ/Δ技術，將截斷噪聲進行頻譜搬移，研發新型高分辨率直接頻率合成芯片。這項工作完整地證明了新型DDS芯片的準確性。這是世界上首次完整地開展此方案的研究工作。新方案的實現，意味著DDS在實現相同精度下，采用Σ/Δ技術后，可以降低數字模擬轉換器的分辨率要求。而數字模擬轉換器在DDS芯片中所占面積最大，這意味著在相同參數指標下，新技術方案在系統集成中可以使芯片面積大大縮小，因此具有重要的實用價值。

   免責聲明：本文僅代表作者個人觀點，與電源在線網無關。其原創性以及文中陳述文字和內容未經本站證實，對本文以及其中全部或者部分內容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關內容。

關于該條新聞資訊信息已有0條留言，我有如下留言：

請您注意：
·遵守中華人民共和國的各項有關法律法規
·承擔一切因您的行為而導致的法律責任
·本網留言板管理人員有權刪除其管轄的留言內容
·您在本網的留言內容，本網有權在網站內轉載或引用
·參與本留言即表明您已經閱讀并接受上述條款

驗證碼：

用戶名： 密碼： 匿名留言   免費注冊會員