您的位置：電源在線首頁>>行業資訊>>行業要聞>>NEC超低功耗技術欲大幅延長電池使用時間正文

NEC超低功耗技術欲大幅延長電池使用時間

　　NEC公司旗下的兩個部門通過集成高K技術和體偏置方案(body-biasing)，研制出面向移動設備的降低待機功耗的技術。研究小組在實驗室獲得據稱是迄今最低的1.4pA(NFET)和0.3pA(PFET)靜態泄露電流。

　　NEC研究人員瞄準超低功耗技術開發，欲減少系統級芯片器件的功耗至常規芯片的1/30，使電池使用時間比當前系統延長10倍。新技術適于65及45nm節點。

　　在180及130nm工藝，待機功耗與晶體管工作功率相比可忽略不計。在縮小的器件內，更低的電源電壓可降低工作功耗，但由于泄露電流較高，待機功耗經常增加。而在在65nm時代，泄露功耗預計將超過工作功耗。

　　因此，對于諸如移動產品等低功率應用使用的低待機功率器件(LSTP)，抑制泄漏電流至關重要。國際半導體技術藍圖(ITRS)預測到更高介電常數(high-k)的材料2006年將用于LSTP的門絕緣。NEC演示了高K絕緣薄膜低泄漏，意圖在2006年上市的65nm節點LSTP器件內實現此新開發的技術。

　　待機泄漏是三種因素造成的結果：源漏極之間的亞閾值泄漏、門泄漏和門引致的漏極泄漏(GIDL)。為了抑制待機泄漏，這三種因素都必須要考慮到。體偏置配置對于減少亞閾值泄漏很有效，但對減少門泄漏和GIDL無效。因此，當超過納安-微安范圍時，其有效性對相對大的待機電流泄漏無能為力。

　　NEC表示，其通道的工程設計可減少GIDL，并論證了體偏置電路的有效性。該公司表示，集成體偏置電路和高K薄膜的方案適于高性能服務器、網絡、PC、消費電子設備，尤其是移動產品的LSTP器件。

   免責聲明：本文僅代表作者個人觀點，與電源在線網無關。其原創性以及文中陳述文字和內容未經本站證實，對本文以及其中全部或者部分內容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關內容。

關于該條新聞資訊信息已有0條留言，我有如下留言：

請您注意：
·遵守中華人民共和國的各項有關法律法規
·承擔一切因您的行為而導致的法律責任
·本網留言板管理人員有權刪除其管轄的留言內容
·您在本網的留言內容，本網有權在網站內轉載或引用
·參與本留言即表明您已經閱讀并接受上述條款

驗證碼：

用戶名： 密碼： 匿名留言   免費注冊會員