CADENCE公司推出通用驗(yàn)證組件
首個(gè)基于驗(yàn)證計(jì)劃的驗(yàn)證IP集成了兼容性管理和多語(yǔ)言支持
[美國(guó)加州圣荷塞市2006年8月8日]Cadence設(shè)計(jì)系統(tǒng)公司（NASDAQ: CDNS）今天推出了Universal Verification Components(UVCs)。它是可復(fù)用驗(yàn)證IP（VIP）的一個(gè)新產(chǎn)品，能將兼容性管理和多語(yǔ)言的靈活性與基于模擬的測(cè)試環(huán)境先進(jìn)技術(shù)相集成。UVC能降低質(zhì)量和進(jìn)度延遲的風(fēng)險(xiǎn)，以及對(duì)特殊協(xié)議專(zhuān)業(yè)技術(shù)的要求。這使得設(shè)計(jì)公司能將精力集中在自己的核心商業(yè)價(jià)值上－設(shè)計(jì)差異化。
全新的Cadence®驗(yàn)證組件IP包括一個(gè)獨(dú)特的可執(zhí)行驗(yàn)證計(jì)劃（vPlan），用以驅(qū)動(dòng)驗(yàn)證過(guò)程的管理并自動(dòng)檢驗(yàn)協(xié)議的兼容性。此外，UVC是業(yè)界唯一的對(duì)IEEE支持的所有標(biāo)準(zhǔn)語(yǔ)言提供支持的VIP， 包括用于測(cè)試環(huán)境的SystemVerilog 和e，以及用于設(shè)計(jì)的SystemC、VHDL和SystemVerilog。
“驗(yàn)證器件接口是一項(xiàng)要求高而且復(fù)雜的工作，” Clearspeed公司的工程副總裁Russell David說(shuō)，“我們選擇了Cadence的vPlan，對(duì)與Cadence的合作過(guò)程中所獲得的支持和實(shí)際經(jīng)驗(yàn)感到非常滿意。”
Cadence將推出客戶最需要的用于協(xié)議的UVC，如ARM公司的AMBA AHB和AXI、PCI Express、以太網(wǎng)和USB等。 UVC擴(kuò)展了Cadence公司現(xiàn)有的測(cè)試環(huán)境驗(yàn)證IP技術(shù)組合。每一個(gè)UVC都針對(duì)協(xié)議規(guī)范經(jīng)過(guò)預(yù)先驗(yàn)證，并基于Cadence被業(yè)界肯定的能實(shí)現(xiàn)“即插即用”的Plan-to-Closure 方法學(xué)。借助這種新一代的VIP，客戶可以使用高度集成的設(shè)計(jì)方法學(xué)，極大地縮短設(shè)計(jì)周期，簡(jiǎn)化模塊、芯片和系統(tǒng)級(jí)驗(yàn)證環(huán)境的使用。憑借強(qiáng)大的技術(shù)組合、設(shè)計(jì)方法學(xué)和基于工藝自動(dòng)化的性能，UVC提供一個(gè)可靠的多語(yǔ)言解決方案，使每一位設(shè)計(jì)師或驗(yàn)證師從中受益。
“隨著設(shè)計(jì)和驗(yàn)證挑戰(zhàn)日益復(fù)雜，越來(lái)越多的客戶要求YOGITECH公司與之分享其深入的專(zhuān)有技術(shù)和驗(yàn)證IP，以改善其生產(chǎn)率和驗(yàn)證過(guò)程的可預(yù)測(cè)性，” YOGITECH公司首席執(zhí)行官Silvano Motto說(shuō)，“作為Cadence驗(yàn)證聯(lián)盟的長(zhǎng)期合作伙伴和Incisive驗(yàn)證IP提供商，我們清楚地看到我們的客戶在努力實(shí)現(xiàn)協(xié)議兼容和驗(yàn)證收斂時(shí)，基于vPlan的UVC將帶給他們的巨大價(jià)值�！�
“已有數(shù)千個(gè)客戶項(xiàng)目通過(guò)使用我們的預(yù)驗(yàn)證組件獲得了巨大成功，” Cadence公司驗(yàn)證部門(mén)全球副總裁Steve Glaser說(shuō)，“我們正利用被業(yè)界肯定的專(zhuān)有技術(shù)，為客戶提供下一代多語(yǔ)言通用驗(yàn)證組件，幫助我們的客戶更快地實(shí)現(xiàn)從計(jì)劃到驗(yàn)證收斂’�！�
UVC業(yè)已上市。其客戶范圍將于2006年第三季度進(jìn)一步擴(kuò)大。
全新的Cadence®驗(yàn)證組件IP包括一個(gè)獨(dú)特的可執(zhí)行驗(yàn)證計(jì)劃（vPlan），用以驅(qū)動(dòng)驗(yàn)證過(guò)程的管理并自動(dòng)檢驗(yàn)協(xié)議的兼容性。此外，UVC是業(yè)界唯一的對(duì)IEEE支持的所有標(biāo)準(zhǔn)語(yǔ)言提供支持的VIP， 包括用于測(cè)試環(huán)境的SystemVerilog 和e，以及用于設(shè)計(jì)的SystemC、VHDL和SystemVerilog。
“驗(yàn)證器件接口是一項(xiàng)要求高而且復(fù)雜的工作，” Clearspeed公司的工程副總裁Russell David說(shuō)，“我們選擇了Cadence的vPlan，對(duì)與Cadence的合作過(guò)程中所獲得的支持和實(shí)際經(jīng)驗(yàn)感到非常滿意。”
Cadence將推出客戶最需要的用于協(xié)議的UVC，如ARM公司的AMBA AHB和AXI、PCI Express、以太網(wǎng)和USB等。 UVC擴(kuò)展了Cadence公司現(xiàn)有的測(cè)試環(huán)境驗(yàn)證IP技術(shù)組合。每一個(gè)UVC都針對(duì)協(xié)議規(guī)范經(jīng)過(guò)預(yù)先驗(yàn)證，并基于Cadence被業(yè)界肯定的能實(shí)現(xiàn)“即插即用”的Plan-to-Closure 方法學(xué)。借助這種新一代的VIP，客戶可以使用高度集成的設(shè)計(jì)方法學(xué)，極大地縮短設(shè)計(jì)周期，簡(jiǎn)化模塊、芯片和系統(tǒng)級(jí)驗(yàn)證環(huán)境的使用。憑借強(qiáng)大的技術(shù)組合、設(shè)計(jì)方法學(xué)和基于工藝自動(dòng)化的性能，UVC提供一個(gè)可靠的多語(yǔ)言解決方案，使每一位設(shè)計(jì)師或驗(yàn)證師從中受益。
“隨著設(shè)計(jì)和驗(yàn)證挑戰(zhàn)日益復(fù)雜，越來(lái)越多的客戶要求YOGITECH公司與之分享其深入的專(zhuān)有技術(shù)和驗(yàn)證IP，以改善其生產(chǎn)率和驗(yàn)證過(guò)程的可預(yù)測(cè)性，” YOGITECH公司首席執(zhí)行官Silvano Motto說(shuō)，“作為Cadence驗(yàn)證聯(lián)盟的長(zhǎng)期合作伙伴和Incisive驗(yàn)證IP提供商，我們清楚地看到我們的客戶在努力實(shí)現(xiàn)協(xié)議兼容和驗(yàn)證收斂時(shí)，基于vPlan的UVC將帶給他們的巨大價(jià)值�！�
“已有數(shù)千個(gè)客戶項(xiàng)目通過(guò)使用我們的預(yù)驗(yàn)證組件獲得了巨大成功，” Cadence公司驗(yàn)證部門(mén)全球副總裁Steve Glaser說(shuō)，“我們正利用被業(yè)界肯定的專(zhuān)有技術(shù)，為客戶提供下一代多語(yǔ)言通用驗(yàn)證組件，幫助我們的客戶更快地實(shí)現(xiàn)從計(jì)劃到驗(yàn)證收斂’�！�
UVC業(yè)已上市。其客戶范圍將于2006年第三季度進(jìn)一步擴(kuò)大。
免責(zé)聲明：本文僅代表作者個(gè)人觀點(diǎn)，與電源在線網(wǎng)無(wú)關(guān)。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實(shí)，對(duì)本文以及其中全部或者部分內(nèi)容、文字的真實(shí)性、完整性、及時(shí)性本站不作任何保證或承諾，請(qǐng)讀者僅作參考，并請(qǐng)自行核實(shí)相關(guān)內(nèi)容。
來(lái)源：CADENCE
來(lái)源：CADENCE
本文鏈接：CADENCE公司推出通用驗(yàn)證組件
http:www.mangadaku.com/news/2006-8/2006810104346.html
http:www.mangadaku.com/news/2006-8/2006810104346.html
文章標(biāo)簽： 通用驗(yàn)證組件
0755-82905460
郵箱 
：
