具微微安培輸入的緩沖型 18 位 8 通道 ADC 縮小解決方案尺寸

    亞德諾半導(dǎo)體 (Analog Devices, Inc.，簡(jiǎn)稱 ADI) 旗下凌力爾特公司推出 18 位 8 通道同時(shí)采樣逐次逼近型寄存器 (SAR) ADC LTC2358-18，該器件具集成的微微安培輸入緩沖器。在電路板空間稀缺的現(xiàn)狀下，LTC2358-18 通過(guò)去掉通常在驅(qū)動(dòng)非緩沖型開(kāi)關(guān)電容器 ADC 輸入時(shí)所需的前端信號(hào)調(diào)理電路，顯著地節(jié)省了空間和成本。每個(gè)通道合起來(lái)節(jié)省了 3 個(gè)放大器、6 個(gè)電阻器和兩個(gè)電容器組件，8 個(gè)通道總共可節(jié)省 88 個(gè)組件，從而節(jié)省了 BOM 成本和大量電路板空間，并使功耗降低超過(guò) 40%。微微安培輸入以及在 30VP-P 共模范圍內(nèi) 128dB CMRR 使 LTC2358-18 能夠直接與多種傳感器連接，而不會(huì)損害測(cè)量準(zhǔn)確度。

    在以每通道 200ksps 的吞吐速率對(duì) 8 個(gè)通道進(jìn)行轉(zhuǎn)換的同時(shí)，LTC2358-18 還通過(guò)獨(dú)立可配置的 SoftSpan™ 輸入范圍提供更大的靈活性。每個(gè)通道可在逐次轉(zhuǎn)換的基礎(chǔ)上設(shè)定為接受 ±10.24V、0V 至 10.24V、 ±5.12V 或 0V 至 5.12V 的單極性、真正雙極性、全差分或任意輸入信號(hào)。差分模擬輸入在 30V 寬輸入共模范圍內(nèi)運(yùn)行，從而允許該 ADC 直接數(shù)字化各種信號(hào)，同時(shí)簡(jiǎn)化信號(hào)鏈路設(shè)計(jì)。輸入信號(hào)靈活性與無(wú)與倫比的 ±3.5LSB 最大 INL、18 位無(wú)漏碼、以及 96.4dB SNR 相結(jié)合，使 LTC2358-18 非常適合高性能工業(yè)過(guò)程控制、測(cè)試和測(cè)量、電源線監(jiān)察、以及電動(dòng)機(jī)控制應(yīng)用。

    LTC2358-18 采用了具 20ppm/oC 最大溫度系數(shù)的精確內(nèi)部基準(zhǔn)和一個(gè)能夠準(zhǔn)確進(jìn)行單次測(cè)量的集成式基準(zhǔn)緩沖器，從而在密集排列的電路板上節(jié)省了空間。可選外部 5V 基準(zhǔn)以將模擬輸入范圍擴(kuò)大至 ±12.5V。當(dāng)以每通道 200ksps 同時(shí)地對(duì) 8 個(gè)通道進(jìn)行轉(zhuǎn)換時(shí)，該器件消耗 219mW，LTC2358-18 還具備打盹模式和斷電模式，以在較低吞吐速率時(shí)降低功耗。

    除了獨(dú)特的模擬特性，LTC2358-18 還提供無(wú)與倫比的數(shù)字靈活性，具備引腳可選的 SPI CMOS 和 LVDS 串行接口。寬數(shù)字輸出電源范圍允許該器件與 1.8V 至 5V 的任何 CMOS 邏輯電路通信。在 CMOS 模式，應(yīng)用可以運(yùn)用 1 至 8 個(gè)串行輸出數(shù)據(jù)線道，從而使用戶能夠優(yōu)化總線寬度和數(shù)據(jù)吞吐量。LVDS 模式使用差分信號(hào)，在更長(zhǎng)的距離上提供低噪聲、高速通信。總之，這些 I/O 接口選項(xiàng)使 LTC2358-18 能夠同樣好地與傳統(tǒng)控制器和現(xiàn)代 FPGA 通信。

    LTC2358-18 和之前推出的 LTC2358-16 是一個(gè)多通道 18 位 / 16 位同時(shí)采樣緩沖型 SAR ADC 系列的領(lǐng)軍器件。LTC2358-18 規(guī)格在 −40oC 至 125oC 溫度范圍，采用 48 引線 7mm x 7mm LQFP 封裝，該封裝與非緩沖型 LTC2348-18 是引腳兼容的。千片批購(gòu)價(jià)為每片 25.95 美元。器件樣品和評(píng)估電路板可通過(guò)凌力爾特網(wǎng)站或聯(lián)系凌力爾特當(dāng)?shù)剞k事處查詢?cè)斍椤?/P>

    照片說(shuō)明：18 位 8 通道微微安培緩沖型同時(shí)采樣 SAR ADC

    性能概要： LTC2358-18

    ·8 個(gè)微微安培緩沖型同時(shí)采樣通道

    ·有保證的 18 位、無(wú)漏碼、±3.5LSB INL (最大值)

    ·每通道 200ksps 吞吐速率

    ·差分、30V 共模范圍輸入

    ·每通道 SoftSpan 輸入范圍，具有：

    o內(nèi)部基準(zhǔn)：±10.24V、0V 至 10.24V、±5.12V、0V 至 5.12V

    o外部 5V 基準(zhǔn)：±12.5V、0V 至 12.5V、±6.25V、0V 至 6.25V

    ·96.4dB 單次轉(zhuǎn)換 SNR

    ·集成式基準(zhǔn)和基準(zhǔn)緩沖器

    ·SPI CMOS (1.8V 至 5V) 和 LVDS 串行 I/O

    ·219mW 功耗

    ·48 引線 7mm x 7mm LQFP 封裝<