印度英特爾科技與東芝微電子分別發(fā)表耗電量分析事例

  　Sequence Design于11月8日在東京召開了非公開研討會（Private Seminar）“Design for Power Seminar 2007”。在會上作為Sequence Design的耗電量分析工具“Power Theater”的用戶，印度英特爾科技（Intel Technology India ）以及東芝微電子（Toshiba Microelectronics）分別發(fā)表了演講。

　　首先發(fā)言的是英特爾的Karthikeyan G.T.（高級元器件工程師)。Karthikeyan介紹了印度英特爾科技在芯片組的上游開發(fā)工作中運用Power Theater的事例。該公司此前一直使用稱為“ALPS”的自主開發(fā)的耗電量分析工具（該工具屬于Karthikeyan的集團公司所有，并不是全球英特爾都在使用）。ALPS在其開發(fā)的早期階段，被用于粗略估計耗電量，僅作為結構設計的參考。

　　第2個發(fā)言的用戶是東芝微電子的南文裕。南文裕談到了兩方面問題，即（1）使用Power Theater的門級耗電量分析的高速化，以及（2）Power Theater與壓降分析工具的聯動。這些問題，特別是第（2）個問題，在壓降分析工具經銷商非公開研討會的演講中也進行了探討。

　　南文裕首先就第（1）個問題發(fā)表了演講。此前該公司由于重視精度，因而通過門級進行基于仿真的耗電量分析。然而從數年前開始，隨著電路的規(guī)模逐漸增大，分析工作也必需實現高速化，因此，該公司轉而采用可傳播活動性（Activity）數據的無矢量分析。這種情況下，為了同時達到較高的精度以及處理速度，活動性數據的計算是通過RTL進行的，以此為基礎的耗電量分析則是通過門級進行的。

　　轉而采用無矢量分析后，仍成功地使分析的誤差保持在了15％以內，這與通過門級進行的基于仿真的分析誤差相同。為此在進行取得活動性數據的RTL仿真時，其結構會在邏輯合成前后發(fā)生巨大變化的門控輸入觸發(fā)器（Flip Flop）附近的電路電平，預先降到了門級。另外，在耗電量的無矢量分析階段，通過Sequence求出因觸發(fā)器種類不同而造成耗電量不同的解決方法，以減少與仿真之間的分析誤差。結果，成功地將單元（Cell）單體的計算誤差控制在了約5％以內。另外，從芯片整體來看，已確認誤差控制在了15％這一目標值以內。

　　關于內容（2），即Power Theater與壓降分析工具的聯動方面，介紹了包含Power Theater以及壓降分析工具“RedHawk”在內的分析流程。另外還展示了分析結果的圖示， 以此表明，與單純的無矢量分析相比，南文裕等人的方法接近于使用矢量的分析。